杏彩平台登录Day3：Part1——存储器概述与主存储器为了解决存储系统大容量、低成本、高速度3个相互制约的矛盾，在计算机系统中常常采用多级存储器的结构。其层次结构主要体现在
从CPU的角度来看，Cache-主存层速度接近Cache，容量和价位却接近于主存；从主存-辅存层分析，其速度接近于主存，容量和价位却接近于辅存。这就解决了矛盾。
注意：主存与Cache之间的数据调动是由硬件自动完成的，杏彩平台对所有程序员都是透明的；而主存与辅存之间的数据调动是由硬件和操作系统共同完成的，对应用程序员是透明的。
主存由DRAM实现，Cache由SRAM实现，都属于易失性存储器。DRAM的每位价格低于SRAM（SRAM需要更多的硅），速度也慢于SRAM
存放一个二进制位的物理器件称为存储元，地址码相同的多个存储元构成一个存储单元，若干存储单元的集合称为存储体。
DRAM是利用存储元（通常只使用一个晶体管）电路中栅极电容上的电荷来存储信息的，密度比SRAM要高很多。
DRAM电容上的电荷一般只能维持1~2ms，即使电源不断电，信息也会自动消失。因此必须刷新（取刷新周期为2ms），常见的刷新方式有三种。
可擦除可编程只读存储器 EPROM：用于用户实现多次性编程。可多次改写，但次数有限，写入时间过长。
Flash存储器：既可在不加电的情况下长期保存信息，又能再现进行快速擦除和重写。价格便宜，集成度高，电可擦除重写且擦除重写速度快。杏彩体育平台
固态硬盘 SSD：基于闪存，用固态电子存储芯片阵列制成，由控制单元和存储单元（Flash芯片）组成。可长期保存信息，快速擦除和重写，相比传统硬盘也有读写速度快、低功耗的特性，但价格较高。
DRAM容量较大，地址位数较多，为了减少芯片地址的地址引脚数，采用地址引脚复用技术，行地址和列地址通过相同的引脚分先后两次输入，这样地址引脚数可减少一半。
数据线数和地址线数共同反映了存储体容量的大小：芯片容量=2^{地址线位数}\times 数据线.多模块存储器
高位地址表示体号，低位地址表示体内地址。在高位交叉方式下，总是把低位的体内地址送到由高位体号确定的模块内进行译码。访问一个连续主存块时，总是现在一个模块内访问，等到该模块访问完之后才转到下一个模块访问，并不能提高存储器的吞吐率。
高位地址表示体号，低位地址表示体内地址。在低位交叉方式下，总是把高位的体内地址送到由低位体号确定的模块内进行译码。程序存放在相邻模块中，因此这样的存储器称为交叉存储器。可以在不改变每个模块存取周期的前提下，采用流水线的方式并行存取，提高存储器的带宽。
